verilog39 _nor module _nor#( parameter INPUT_WIDTH = 1 ) ( output outputData, input [INPUT_WIDTH-1:0] inputData ); tri outputData; tri [INPUT_WIDTH-1:0] inputData; tri [INPUT_WIDTH:0] Temp; assign Temp[0]=1'b1; genvar Index; generate for(Index=0; Index 2023. 11. 22. _or module _or#( parameter INPUT_WIDTH = 1 ) ( output outputData, input [INPUT_WIDTH-1:0] inputData ); tri outputData; tri [INPUT_WIDTH-1:0] inputData; tri [INPUT_WIDTH:0] Temp; assign Temp[0]=1'b0; genvar Index; generate for(Index=0; Index 2023. 11. 22. _nand module _nand#( parameter INPUT_WIDTH = 1 ) ( output outputData, input [INPUT_WIDTH-1:0] inputData ); tri outputData; tri [INPUT_WIDTH-1:0] inputData; tri [INPUT_WIDTH:0] Temp; assign Temp[0]=1'b0; genvar Index; generate for(Index=0; Index 2023. 11. 22. _and module _and#( parameter INPUT_WIDTH = 1 ) ( output outputData, input [INPUT_WIDTH-1:0] inputData ); tri outputData; tri [INPUT_WIDTH-1:0] inputData; tri [INPUT_WIDTH:0] Temp; assign Temp[0]=1'b1; genvar Index; generate for(Index=0; Index 2023. 11. 22. 이전 1 ··· 4 5 6 7 8 9 10 다음