module _pmos(
output reg outputData,
input tri inputData,
input tri Control
);
//reg outputData;
//tri inputData;
//tri Control;
always @(*)
begin
if(Control == 1'b1)
outputData=1'bz;
else if(Control == 1'b0)
outputData=inputData;
else
outputData= 1'bx;
end
endmodule
'verilog > Quartus Prime Lite 23.1std' 카테고리의 다른 글
_nmos (0) | 2024.07.11 |
---|