verilog

and_B_to_A

dbdan114 2023. 11. 10. 23:06

module and_B_to_A(

    output outputData,
    input [1:0] DigitSupply,
    input A,

    input B
    );
    wire outputData;
    tri [1:0] DigitSupply;
    tri A;

    tri B;

   

    _pmos For0(outputData,DigitSupply[0], B);
    _nmos For1(outputData,A, B);
    
endmodule